Монолитные интегральные схемы на основе арсенида галлия и их роль в современной электронике

Введение

В течение последних 10-15 лет важнейшее значение стала иметь полупроводниковая электроника в сфере разработки и производства интегральных схем. Арсенид галлия – это один из основных полупроводниковых материалов, занимающий второе место (после кремния) по значению в электронной технике.
История создания технологии производства устройств на основе арсенида галлия началась еще в начале 1950-х годов. В 1952 году Шокли изобрел полевой транзистор, а Уелкер доказал наличие полупроводников свойств соединений типа AIIIBV. Изучение таких соединений привело к созданию новых электронных приборов. В начале 1960-х годов самыми распространенными устройствами микроэлектроники были биполярные транзисторы. В 1967 году был изготовлен первый полевой транзистор на основе арсенида галлия с p-n-переходом. Позднее, в 1974 году стало известно об использовании таких транзисторов в интегральных схемах. В настоящее время многие компании занимаются массовым выпуском производства монолитных интегральных схем на основе арсенида галлия [1].
Технологии интегральных схем на основе арсенида галлия изучают и развивают в настоящее время, так как сфера применения довольно широка и считается достаточно перспективной. Монолитные интегральные схемы на основе арсенида используются в мощных усилителях и переключателях мобильной связи, в усилителях приемников прямого вещания, в компьютерных сетях, в модемах кабельных сетей и др.

Интегральные схемы
Конструктивное устройство электронной техники, изготовленное в одном технологическом цикле, в котором элементы электрически связаны в функциональную схему, называется интегральной схемой (рис. 1). Такое устройство является элементной базой средств электронной техники, предназначенной для хранения и обработки информации, заданной в виде электрических сигналов. Элементы интегральных схем подразделяют на пассивные и активные. Трансформаторы, резисторы, конденсаторы и индуктивные катушки относятся к пассивным элементам, а транзисторы, диоды и тиристоры и др. относятся к активным элементам [1].

Рис. 1. Пример интегральной схемы
Интегральные схемы принято классифицировать по различным параметрам. Во-первых, по конструктивной технологии различают четыре группы интегральных микросхем:
– монолитные;
– пленочные;
– гибридные.
Монолитной интегральной схемой считается схема, элементы которой изготовлены в объеме и на поверхности полупроводниковой подложки. Поэтому такую схему также принято называть полупроводниковой. Активные элементы монолитных интегральных схем подразделяются на три категории [1]:
– биполярные (основной элемент n-p-n-транзистор);
– униполярные или полевые (основной элемент металл-диэлектрик-полупроводник-транзистор);
– комбинированные или биполярно-полевые (сочетание двух типов).
Полупроводниковые интегральные схемы создаются по технологии, основанной на поочередном легировании полупроводниковой пластины донорными и акцепторными примесями. Легирование происходит с использованием специальных масок, через отверстия которых атомы примесей проникают на необходимые участки. В качестве маски обычно используют пленку двуокиси кремния. В результате образуются тонкие слои с разными типами проводимости, а также p-n переходы между ними. Тонкие слои используются в качестве резисторов, а p-n переходы применяют как диоды и транзисторы. На рис. 2 представлена структура полупроводниковой (монолитной) интегральной схемы в разрезе [2].

Рис. 2. Структура полупроводниковой (монолитной) интегральной схемы в разрезе [2]
В случае, когда элементы выполняются на диэлектрической подложке, интегральная схема называется гибридной. Пленочной интегральной схемой, принято называть схему, элементы которой выполнены в виде разных пленок, нанесенных на диэлектрическую подложку. Существуют толстопленочные схемы, толщина пленок которых достигает 10-70 мкм и тонкопленочные с толщиной пленок менее 1 мкм. На рис. 3 показаны элементы пленочной интегральной схемы.
а) б)


в)

Рис. 3. Элементы пленочной интегральной схемы: а) – резистор; б) – индуктивность; в) – конденсатор [2]

Гибридная микросхема содержит полупроводниковую подложку, на которую наносятся элементы в виде пленок и кристаллов.
Во-вторых, интегральные схемы имеют различные степени интеграции . Степенью интеграции называется показатель, обозначающий степень сложности схемы, характеризуемый числом элементов, присутствующих в ней.
где число элементов.
По количеству элементов на схеме различают [2]:
– малые интегральные схемы (менее 100 элементов);
– средние интегральные схемы (менее 1000 элементов);
­– большие интегральные схемы (менее 10 000 элементов);
– сверхбольшие интегральные схемы (менее 1 000 000 элементов);
– ультрабольшие интегральные схемы (более 1 000 000 элементов).
В-третьих, по назначению интегральные схемы подразделяются на три группы: аналоговые, цифровые и аналогово-цифровые. Аналоговые микросхемы применяются для генерирования, усиления и преобразования непрерывных электрических сигналов. Цифровые микросхемы используются в устройствах автоматики, в электронно-вычислительных машинах и др. Их действие заключается в обработке и преобразовании информации, поступающей в виде дискретных электрических сигналов

. Аналогово-цифровые схемы совмещают в себе обе функции.
Кроме этого, монолитные интегральные схемы различают по технологии производства на три вида: кремниевая технология, арсенид-галлиевая и кремний-германиевая. Далее рассмотрим более подробно монолитные интегральные схемы, подложкой которых является арсенид галлия [2].
Монолитные интегральные схемы на основе арсенида галлия
На сегодняшний день интегральные схемы на основе арсенида галлия являются наиболее быстродействующими среди твердотельных схем. К преимуществам использования арсенида галлия в качестве подложки интегральной схемы можно отнести высокую подвижность электронов, благодаря которой предел быстродействия возрастает в 5 раз в отличие от кремния. Кроме этого рассматриваемый полупроводник обладает широкой запрещенной зоной, довольно широким диапазоном рабочих температур, отличными оптическими характеристиками, а также низкой мощностью потребления [3].
Особенностью технологии изготовления монолитных интегральных схем на подложке из полуизолирующего арсенида галлия является изготовление активных и пассивных элементов. Наиболее часто для этой цели используются полевые транзисторы и диоды Шоттки (рис. 4). Резисторы производят по тонкопленочной технологии или по технологии легирования, а конденсаторы выполняют на основе структуры металл-диэлектрик-металл, т. е. для изготовления таких конденсаторов применяют два уровня металлизации. Резисторы в данном случае чаще всего выполняют по методу ионной имплантации в одном технологическом цикле, а тонкопленочные резисторы производят по методу распыления тугоплавких или композиционных материалов. Влияние температуры на такие резисторы незначительно.

Рис. 4. Структура диода Шоттки в разрезе: 1 – полупроводниковая подложка; 2 – эпитаксиальная пленка; 3 – контакт металл-полупроводник; 4 – металлическая пленка; 5 – внешний контакт [3]
Следует отметить, что интегральные схемы на основе арсенида галлия имеют малые размеры и малую массу, а также обладают высокой надежностью и многофункциональностью. К недостаткам рассматриваемых схем относится длительный цикл разработки и высокая стоимость фотошаблонов. Цикл разработки схемы по времени занимает от 6 до 20 месяцев, а число итераций достигает двух. Схема характеризуется параметрами активных элементов и особенностями, заложенными на этапе разработки. Необходимо тщательно смоделировать работу активных и пассивных элементов, а также учесть влияние вредных элементов и связей. Так как переделки параметров очень сложны в устройствах с малыми размерами элементов. Комплект фотошаблонов, содержащий 8-11 штук, имеет стоимость 15-20 тыс. долларов [3].
В процессе разработки интегральной схемы необходимо разработать начальный вариант топологического рисунка и учесть влияние паразитных явлений, проявляющихся при передаче сигналов, разрывах электрических цепей и возникновении вредных связей между элементами схемы. Кроме этого, для каждого элемента составляют эквивалентные схемы, позволяющие рассчитать теоретические данные, при этом нужно учитывать паразитные емкости и индуктивности, соединенные последовательно или параллельно с рассчитываемым элементом.
Общие принципы проектирования интегральных схем
Перед созданием интегральных схем необходимо решить ряд задач, таких как выбор толщины подложки и ширины передающей линии, нахождение способа подвода напряжения и заземления, определение максимального размера кристалла и размеров активных элементов. Толщина пластины полупроводникового материала оказывает влияние на толщину подложки для передающих линий. Импеданс или полное сопротивление (рис. 5) передающих линий зависит от величины, равной отношению ширины линии к толщине подложки. Таким образом, для получения высоких значений импеданса, необходимы очень узкие линии. Например, ширина передающей линии, имеющей импеданс 100 Ом, реализованной на подложке из арсенида галлия толщиной 125 мкм, должна составлять 10 мкм [3]. 

Рис. 5. Графическое изображение импеданса

Потери в передающих линиях, изготовленных на подложках из арсенида галлия, определяются главным образом резистивными потерями в металлических линиях. Необходимо отметить, что такие потери возрастают обратно пропорционально ширине линии. То есть подложки меньшей толщины с малой шириной передающих линий приводят к росту потерь в линиях, при этом ухудшаются шумовые характеристики схем.
Решение проблемы отвода тепла, выделяемого при работе активных приборов, приводят к необходимости уменьшения толщины подложки до минимально возможной величины. В настоящее время при изготовлении полевых транзисторов средней мощности используют подложку толщиной не более 50 мкм. Следовательно, проблемы отвода тепла и уменьшений потерь сигнала в схеме находятся в явном противоречии.
По теоретическим данным расстояние между элементами схемы должно быть в 2-3 раза больше толщины подложки для того, чтобы уменьшить влияние паразитных связей. В действительности этим правилом нередко пренебрегают, и элементы располагают на расстоянии, равном величине толщины подложки или в два раза ее превышающим