Проектирование комбинационных схем
Зарегистрируйся в два клика и получи неограниченный доступ к материалам,а также
промокод
на новый заказ в Автор24. Это бесплатно.
Введение
Комбинационные (комбинаторные) схемы реализуют булевы функции и обрабатывают оцифрованные сигналы, обычно обозначаемые 0 и 1. Поведение комбинационной схемы без памяти; то есть при наличии стимула на входе комбинационной схемы ответ появляется на выходе после некоторой задержки распространения, но ответ не сохраняется и не передается обратно. Проще говоря, выход зависит только от самого последнего входа и не зависит от прошлой истории схемы. Проектирование комбинационной схемы начинается с спецификации поведения и выбора метода реализации. Затем следуют упрощение, синтез аппаратных средств и проверка. Комбинационные схемы могут быть определены через выражения логической логики, структурные описания или таблицы истинности. Различные методы реализации, использующие фиксированные и программируемые компоненты, описаны в оставшейся части этой статьи. Комбинационные схемы, реализованные с фиксированной логикой, имеют тенденцию быть более дорогостоящими с точки зрения усилий по проектированию и стоимости оборудования, но они часто и быстрее и плотнее и потребляют меньше энергии. Таким образом, они подходят для высокоскоростных цепей и / или больших объемов производства. Реализации, в которых используются запоминающие устройства или программируемые логические схемы, с другой стороны, довольно экономичны для производства с малым объемом и быстрого прототипирования, но могут не обеспечивать наилучшую производительность, плотность или энергопотребление. Упрощение - это процесс выбора наименее дорогостоящей реализации из возможных и эквивалентных реализаций с целевой технологией. Для небольших комбинационных схем может быть целесообразным выполнить ручное упрощение на основе манипулирования или перезаписи логических выражений в одной из нескольких эквивалентных форм. Однако в большинстве практических случаев используются инструменты автоматического аппаратного синтеза, которые имеют встроенные возможности упрощения. Такие программируемые упрощения выполняются с использованием сочетания алгоритмических и эвристических преобразований. Проверка относится к процессу установления, насколько это возможно, того, что реализованная схема действительно ведет себя так, как первоначально предполагалось или указано. Половина сумматора является простым примером комбинационной схемы. Addend, augend, carry и sum - это все двоичные цифры или биты. Если мы обозначим addend как A и augend как B, булева функция выноса Co и сумма S могут быть записаны как Функции выполнения и суммирования также могут быть заданы в форме таблицы истинности с восемью строками (соответствующими восьми возможным комбинациям значений для трех логических входов) и двумя столбцами, в которые вводятся значения Co и S для каждая из восьми комбинаций. С этой точки зрения мы видим, что Co и S являются двумя из 2(2)3 = 256 возможных функций трех переменных. Вышеизложенное подтверждается тем, что каждая из 23 = 8 строк таблицы истинности для функции с тремя переменными может быть заполнена двумя способами, что в итоге дает 28 вариантов выбора. Процесс проектирования комбинационных схем включает в себя определенные уровни абстракции. Для реализации структурированной схемы ключ должен найти строительные блоки высокого уровня, которые являются достаточно общими для использования в различных проектах. Хотя легко определить несколько элементов (таких как логические элементы И, ИЛИ и НЕ), из которых могут быть синтезированы все комбинационные схемы, использование таких простых строительных блоков уменьшает количество компонентов только на скромную величину. Более значительное уменьшение количества компонентов может быть получено, если каждый строительный блок эквивалентен десяткам или сотням ворот. Популярные комбинационные схемы, которые являются более сложными, чем одиночные ворота, включают следующие: Мультиплексор: в простейшем виде мультиплексор (для краткости мультиплексор) имеет два входа данных x0 и x1, сигнал выбора s и выход Y, равный xs, то есть один из двух входов, выбранных на основе значения из с. Как мы вскоре увидим, вышеупомянутый мультиплексор 2-в-1 может быть легко обобщен на один с 2L входами данных и L сигналами выбора. Декодер: L-to-2L (или L-вход) декодер имеет 0 с на 2L - 1 из своих выходов и 1 на один выход, чей индекс (в двоичном виде) представлен L входными битами. Таким образом, если входной шаблон L-бита - 01001, представляющий число 9 в двоичном виде, выход Y9 будет равен 1, а все остальные выходы - 0. Кодер: операция кодирования противоположна декодированию. Здесь есть 2L входов, максимум один из которых (скажем, xi) равен 1. L-разрядный выход является двоичным представлением индекса i одной активной входной строки. Кодер приоритета может работать с несколькими активными входами. Он устанавливает L выходов в индекс первого такого активного входа.[3] Обычно используемый подход строительного блока основан на структурах массива. Программируемые логические устройства (PLD) состоят из примитивных вентилей, расположенных в логических блоках, соединения которых могут быть настроены для реализации определенных функций. Программируемые элементы используются для указания того, что делает каждый логический блок и как они объединяются для получения желаемых функций. Эта фундаментальная идея используется в связи с различными архитектурами и технологиями изготовления для реализации широкого спектра различных PLD.[4]
Реализация с исправленной логикой
Если поведение ввода-вывода комбинационной схемы определяется с помощью логического оператора, то оператор может быть легко выражен в форме суммы произведений с использованием булевой алгебры. Оказавшись в этой форме, его реализация является относите...
Открыть главуРеализация с устройствами памяти
Многофункциональные логические функции могут быть реализованы несколькими мультиплексорами, подключенными параллельно. Тем не менее, кажется, расточительно иметь несколько декодеров, особенно когда число переменных велико. Удаление всех реплицированн...
Открыть главуРеализация с программируемой логикой
Основанная на памяти реализация по рис.5 имеет существенную особенность логики массива, то есть регулярный массив, который программируется. Логика массива работает путем представления адреса в пути данных в структуре памяти. Декодирование этого адрес...
Открыть главуИспользование программируемой логики массива
Более распространенное программируемое решение - использование PAL. Существует ключевое различие между PLA и PAL: PLA имеют общую возможность программирования массивов AND и OR; PAL поддерживают программируемый массив AND, но упрощают массив OR, жест...
Открыть главуЗаключение
Общая логика массива (GAL) - это небольшое улучшение PAL, которое включает в себя вентиль XOR после каждого вентиля ИЛИ. Вентиль XOR можно рассматривать как управляемый инвертор, который при желании меняет полярность выхода. Учитывая, что y ⊕ 0 = y и y ⊕ 1 = y, мы можем выбрать непосредственную реализацию булевой функции или сгенерировать ее дополнение, а затем инвертировать его. В качестве крайнего примера, PAL16L8 не может реализовать y = x1 + x2 + ••• + x16, но его можно легко реализовать с помощью аналогичного устройства, которое включает в себя вышеупомянутые вентили XOR, посредством реализации y = x1x2, ..., x16 и затем дополняя результат. Поэтому неудивительно, что большинство PAL теперь позволяют контролировать их выходную полярность через вентиль XOR или мультиплексор, который выбирает истинный или дополнительный результат. Максимальная гибкость обеспечивается программируемыми полевыми матрицами затворов (FPGA), которые состоят из регулярного массива логических блоков с программируемыми функциями и взаимосвязями. На рисунке 12 показана часть общего компонента FPGA. Каждый блок может реализовывать одну или несколько простых логических функций, скажем, из четырех или пяти логических переменных. Входы в блок могут быть взяты из его смежных горизонтальных или вертикальных сигнальных дорожек (каналов), а его выход (ы) могут быть направлены в другие блоки по тем же каналам. Логические блоки FPGA хранят свои выходы в запоминающих элементах, тем самым превращая результат в последовательную схему. Комбинационные схемы могут быть реализованы программным обходом элементов памяти. Многие FPGA имеют два типа блоков: обычные логические блоки, как описано выше, и специальные блоки ввода / вывода (обычно размещаемые вдоль границы микросхемы для прямого подключения к ее выводам), которые облегчают соединение FPGA с внешними цепями и устройствами. Многие современные PLIS используют поиск таблиц для реализации простых функций каждого логического блока. Например, если должна быть реализована функция с 4 переменными, таблица 16 × 1 может быть встроена в логический блок. Эта таблица может быть предварительно загружена с таблицей истинности любой желаемой функции во время настройки. Можно объединить эти небольшие таблицы с простыми арифметическими схемами, такими как сумматоры, в высокоэффективную распределенную арифметическую схему для вычисления интересующих функций. Чтобы охватить большинство проектов, PLD организованы так, чтобы сбалансировать скорость и производительность в рамках ограничений технологий производства. Поскольку сборки логических блоков расположены там, где, как ожидается, они будут полезны друг для друга, такой подход неизбежно расточителен. С другой стороны, гибкость, короткое время разработки и низкая стоимость PLD делают их идеальными для быстрого создания прототипов цифровых схем и их реализации, когда ожидаемый объем производства невелик, либо предусмотрена необходимость отладки и модернизации в полевых условиях.
Список литературы
Баннаи, Э. Алгебраическая комбинаторика. Схемы отношений. / Э. Баннаи, Т. Ито. - М.: [не указано], 2017. - 112 c. Гуревич, Д.З. Большие интегральные схемы и вычислительные машины четвертого поколения / Д.З. Гуревич, В.Н. Елизаров, Б.И. Рувинский. - М.: ЦНИИ Электроника, 2019. - 144 c. Мейзда, Ф. Интегральные схемы. Технология и применения / Ф. Мейзда. - М.: Мир, 2016. - 280 c. Advanced Micro Devices, PAL Device Data Book, 1996. Дж. В. Картер, Цифровое проектирование с программируемыми логическими устройствами, Энглвуд Клифс, Нью-Джерси: Прентис-Холл, 1997. H. Flesher, L. I. Maissel, Введение в логику массивов, IBM J. Res. Develop., 19 (2): 98–109, 1975. Р. Х. Кац, Modern Logic Design, Редвуд Сити, Калифорния: Бенджамин / Каммингс, 1994. Lattice Semiconductor, Введение в архитектуру устройств GAL, Энциклопедия ISP, 1996. Б. Пархами, Компьютерная арифметика: алгоритмы и аппаратные разработки, Нью-Йорк: Оксфорд, 2-е изд., 2010. Philips Semiconductors, Справочник по программируемым логическим устройствам, 1993 г. См. Также: http://www.datasheetcatalog.com/ К. Tsuchiya, Y. Takefuji, Нейросетевой подход к проблемам складывания PLA, IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., 15: 1299–1305, 1996.
